微电子行业标准制定的JEDEC 固态技术协会今天宣布发布 JESD79-5C DDR5 SDRAM 标准。JEDEC DDR5 SDRAM 标准的这一重要更新包括旨在提高可靠性和安全性并增强从高性能到人工智能和机器学习等新兴技术的各种应用的性能的功能。JESD79-5C 现在可以从JEDEC 网站。
　　JESD79-5C 引入了一种创新解决方案来提高 DRAM 数据完整性，称为每行激活计数 (PRAC)。PRAC 以字线粒度计数 DRAM 激活。当启用 PRAC 的 DRAM 检测到激活次数过多时，它会提醒系统暂停流量并指定采取缓解措施的时间。这些相互关联的行动巩固了 PRAC 提供基本准确且可预测的方法的能力，通过 DRAM 和系统之间的密切协调来解决数据完整性挑战。
　　JESD79-5C DDR5 提供的其他功能包括：
　　将定时参数定义从 6800 Mbps 扩展至 8800 Mbps包含 DRAM 时序和 Tx/Rx AC 时序扩展至 8800 Mbps，而之前的版本仅支持多 6400 个时序参数和多 7200 个 DRAM 时序的部分片段引入自刷新退出时钟同步以优化 I/O 训练
　　合并 DDP（双封装）时序
　　弃用 PASR（部分阵列自刷新）以解决安全问题JEDEC 董事会主席 Mian Quddus 表示：“我很高兴强调 JEDEC 固态 JC-42 委员会为推进 DDR5 标准所做的合作努力。”他补充道：“JESD79-5C 的突破性新功能旨在满足各种应用中不断变化的行业对安全性、可靠性和性能的需求。”
　　“JC-42 委员会很高兴推出 PRAC，这是一款有助于确保 DRAM 数据完整性的综合解决方案，作为 DDR5 更新的一个组成部分。JC-42 委员会主席 Christopher Cox 表示，我们正在努力将该功能整合到 JEDEC 内的其他 DRAM 产品系列中。